高密度PCB構造
高密度 IC の登場により、高密度 PCB 設計者は、エンドユーザー製品ではより小さなプレート上により多くの機能を搭載するか、より大きな部品にさらに多くの機能を搭載するかという新しい設計戦略を見つける必要に迫られています。
集積回路上の素子のさらなる微細化が進んでいます。これは65nmレベルですが、一部のICメーカーはすでに45nmレベルの素子を用いた試作品を開発しています。現在生産されているICの最小素子は約90nmですが、既に接続の物理的基盤と干渉を起こしています。
ディスク上で信号整合性やパフォーマンス分布に問題が生じるまでは、プリント配線（トラック）は小さく抑えられます。各プレートタイプに新しいチップを組み込むには、従来の技術に加え、新たな技術も必要になります。
プリント回路基板の設計において、ICからの信号を受信しICへ送信すること、信号整合性を維持すること、そしてディスク上のコンポーネントへの電力分配といった課題はよく知られています。信号整合性とは、配線が互いに近すぎる場合に発生するクロストークを回避すること、そして非常に大型で高密度なPCB基板上では配線が長すぎる場合に発生しやすい信号反射を回避するためにインピーダンスを管理することを意味します。
新たな問題として、立ち上がり時間と立ち下がり時間が非常に短いという問題もあります。そのため、非常に短い配線であっても、潜在的に新たなインピーダンス問題が発生する可能性があります。
52年前、テラビット級のインターネットルーターは一大ブームを巻き起こしました。3枚のプリント基板を搭載し、高さはラック半分、つまり2フィート（約18cm）、奥行きは1.5フィート（約10cm）、幅はXNUMXインチ（約XNUMXcm）でした。今では、ルーターに搭載されているプリント基板はたったXNUMX枚で、高さはわずかXNUMXインチ（約XNUMXcm）です。もし当時、ICに数十億個のトランジスタとXNUMXGbps対応の配線が搭載できると言われたら、きっと笑っていたでしょう。今では、サイズや速度に制限があるのかどうかさえ分かりません。
より小型のICやトラックを持つディスクにおける信号整合性の問題は、多くの場合、馴染みのある手法で対処できます。トラックのサイズと間隔を管理してクロストークを最小限に抑え、適切な抵抗器を使用してトラック接続を構築し、反射を回避します。チップのピン数に関わらず、最小トラック幅は7分の8インチ、トラック間の最小距離は10分のXNUMXインチからXNUMX分のXNUMXインチとしています。彼はXNUMX分のXNUMXインチの間隔を推奨しています。
新しいPCBアーキテクチャ
高密度PCBの設計には2つの道があります。一つは、携帯電話、デジタルカメラ、その他の民生・家庭用電子機器に用いられる、真に高密度なPCBです。これらの機器では、すべての回路が親指の爪ほどの大きさの基板に収まり、個々の充電間の寿命を延ばすために電力を節約して分配する必要があります。もう一つは、スーパーコンピュータ、超高速ルーター、その他類似のシステムに用いられる高性能PCBです。
このような小型PCBでは、PCB設計者は限られたスペースに部品を詰め込む必要はありませんが、低消費電力でのパフォーマンスが何よりも重要です。大型PCBは非常に高速に動作します。2種類の高密度ディスクにはそれぞれ異なる問題があり、設計者はより小さな要素を持つ次世代のICへとスケールダウンを進めています。
1,000 個、2,000 個、あるいはそれ以上のピンを持つ IC を搭載した高性能ディスクの場合、標準的な接続によって課される物理的な制限により、根本的に異なる設計手法が必要になる可能性があります。
一例として、カンザス州オレイサにある The Signal という会社を経営する自称シグナル インテグリティ伝道師は、立方体の形をした 3D PCB です。
これは積み重ねられた層の集合体ではありません。3D特有の統合設計であり、すべての重要なプロセスが複数のプロセッサ層にわたって垂直に実行されます。
その他の技術は積層板に焦点を当てています。積層板の材質を加工することで信号損失を低減し、非常に薄い板はより短く、より多くの接続部をサポートします。最近生産されている積層板の中には、わずか2/XNUMXインチの厚さのものもありますが、さらに薄くなります。ボガティン氏によると、これらの積層板により、設計者はPCBの層数を半分に減らしながら、性能を向上させることができます。
高密度PCBの動作速度は、10年代の20～1980MHzから、21世紀にはギガビット/秒へと向上しました。1980年代には目を閉じて基板を設計できましたが、今では両目を大きく見開いて設計しなければなりません。」
シミュレーションとトレーニング
パネルが複雑になり、メーカーが設計ミスで1,500ピンのICを無駄にしたくないと考えるようになると、PCBにとってシミュレーションとモデリングは極めて重要になります。何かがうまくいかない場合は、適切な対応を取らなければならず、実績のある経験則に頼ることはできません。ディスクはますますASIC（特定用途向け集積回路）に似てきており、ICと同様のタイプのシミュレーションがますます必要になっています。現在では、これを一般的に行うシミュレーションツールは利用可能ですが、パフォーマンス整合性ツールセットは依然として不足しています。
超高密度PCB
MOKO Technology は、高スループットのプリント回路基板に極めて高密度の統合機能を実現するテクノロジー プラットフォーム Dencitec を紹介します。
これらのオプションには、すべての導電層で銅の厚さが25±20μmで最大5μmの導体と間隔の幅、35μmのレーザービア直径、内層で直径30μm、外層で直径20μmの残留リング、ビアスタッキングが可能な銅充填ブラインドビア、パッド内のビアが含まれます。これにより、エネルギー供給（バッテリーなど）などの追加オプションを統合するためのスペースが広がります。さらに、最新の材料により、合計厚さが120μm未満の50層フレックス回路などの超薄型回路の製造が可能になります。対照的に、一般的に使用される標準プロセスでは、導体の幅と間隔が15μmまでしか良好な結果が得られず、薄膜技術などの古典的なセミアディティブプロセスでは、導体の幅と間隔がXNUMXμm未満になりますが、通常は生産フォーマットに制限されます。
PCB製造における電気銅めっきのシミュレーション
生産する前に 高密度PCBボード受け取ったデータを慎重に分析し、品質と長期的な信頼性を損なう可能性のある、生産への潜在的な影響をすべて特定します。
これまで、電気めっきは、特定の設計がどのように動作するかを正確に予測できる人がほとんどいない分野でした。回路基板に堆積される銅層の厚さは、レイアウト密度に依存します。密度が低いと、銅層が厚くなりすぎるリスクがあり、密度が高いと、銅層が厚くなりすぎるリスクがあります。銅構造が強すぎると、スルーホールの穴が小さくなりすぎます。銅構造が低すぎると、スルーホールの壁が弱くなりすぎ、組み立て中にめっきスルーホールが破損し、長期的な信頼性が損なわれる可能性があります。
目標は、回路基板全体にわたって均一な銅密度と均一な構造を実現することです。プリント基板を生産ラインに配置する際には、この点を可能な限り考慮しています。密度を補正するために、回路基板の間や周囲に追加の銅パターン（いわゆる補償面）を配置することも可能です。しかし、回路基板の実際の設計を変更できないため、これらの方法に限定されます。変更できるのは開発者のみです。
これまで、銅の密度を測定するための開発ツールは存在しませんでした。今日、MOKO Technologyは、プリント基板の色分けされた画像を提供するソリューションを提供しています。この画像には、銅の上部構造と下部構造の潜在的な領域が示されています。
当社では、基板を小さなセルに分割する特殊なガルバノシミュレーションソフトウェアを使用しています。各セルの銅密度を基板全体の平均銅密度と比較し、セルに色を割り当てます。平均より低い銅密度は、緑（平均）、黄色、オレンジ、そして赤のスケールで色分けされます。赤が濃いほど相対密度が低く、その領域に過剰な銅が堆積するリスクが高くなります。銅密度の高いセルは、緑から濃い青のスケールで色分けされます。青が濃いほど、銅の堆積が不十分になるリスクが高くなります。
この視覚データを活用することで、開発者は低密度領域に銅領域を追加したり、大きな銅領域を削減したりすることができます。
さらに、回路基板上の銅密度の均一性を測定するガルバノ指数も提供します。完全に均一な回路基板の指数は1です。これは、電気めっきの問題が予想されないことを意味します。値が低いほど均一性が低く、可視化画像上で赤と青の領域で強調表示されます。指数が0.8以下になった場合は、特別な注意が必要です。上記の例では、ガルバノ指数は0.65です。小さすぎる青い領域がはっきりと確認できます。
ガルバノ画像は、新規注文時に作成されます。このガルバノ画像は、お客様のプリント基板をリアルに再現した画像「PCB Image」の一部であり、注文確認書と共にお送りします。近日中に、このシミュレーションは価格照会機能の一部となる予定です。複数のチェックを行い、その結果に基づいてレポートを作成します。同時に作成されたガルバノ画像に基づいて、設計者は高密度PCB基板の均一性を向上させるための変更点を検討できます。
修正後、ガルバノ指数は0.95です。写真は均一な銅の析出を示しています。
ガルバノシミュレーション – 良好なガルバノインデックス層パターン – 良好なガルバノインデックス
もちろん、設計上の制約により、銅の密度が均一でなくなることは避けられない場合があります。そのため、完成したプリント基板の品質と信頼性を向上させるための新たなソリューションを準備しています。Elsyca Intellitool陽極マトリックスプロジェクトは、最終的な銅構造の均一性をさらに向上させるでしょう。
複雑な電子機器の高密度実装
高密度PCBボードは、マイクロチップの進歩に対応しなければなりません。高密度実装の回路は技術的な飛躍を意味し、1980年代半ばの表面実装への移行と同じくらい広範囲にわたる影響を及ぼすはずです。
部品、チップ、システムの小型化は、1980年代半ばの表面実装（SMT）の導入に加え、今後数年間でプリント基板製造に劇的な技術的飛躍をもたらすでしょう。現在、最も高い成長率が見込まれるのはハイテク回路分野です。これは、マイクロチップの集積化の成功に伴い、接続技術も必要となるためです。課題は、高密度実装（HDI）を実現するプリント基板の微細構造を経済的に製造することです。
これまで、多極部品の接触問題は、一部の接続を 0.1 つ以上の追加信号層に移動することで解決されてきました。しかし、多層回路 (マルチレイヤー) の製造は比較的複雑で、コストも高くなります。層数を減らすには、一般的に、より微細な導体パターン構造を使用するか、穴径を小さくするしかありません。回路基板の個々の信号層を互いに電子的に接続するために、導体トラックはいわゆるビア、つまりドリルで穴を開けてから金属化した穴を開け、次の層または基板の下側に接続します。プリント回路基板には数千の穴があることがあるため、穴径を小さくするだけで莫大なコスト削減が可能です。ただし、機械的には、直径 0.2 mm 未満のこのような微細穴 (マイクロビア) はレーザーでしか製造できず、従来の XNUMX mm のドリル加工では限界があります。
しかし、マイクロビアは、微細配線構造におけるさらに複雑な回路への第一歩に過ぎません。ここで特に重要な作業ステップは、プリント基板基材の銅クラッド層の構造化に用いられるフォトプロセス全体です。極細導体技術は、露光とそれに続くエッチング工程に特に高い要求を課します。幅と間隔が0.1 mm未満の構造を量産で実現しようとすると、場合によっては生産歩留まりが劇的に低下します。この問題は、フォトプロセス全体を大幅に簡素化する新しい製造方法によって解決できます。これには、導体パターンでフォトレジストを直接描画する直接レーザー露光が含まれます。従来のフィルムを用いた露光工程は完全に不要になります。
技術的には、ダイレクト露光は従来のコンタクト露光よりも優れています。ロットサイズに関して柔軟性が高く、構造解像度も高いためです。そのため、プロセスステップ数を大幅に削減できます。クリーンルーム、フィルム、マスク、フォトレジストのランニングコスト、そして環境に有害な物質や残留物の廃棄にかかる費用も、この手順によって削減されます。レーザービームの高いコヒーレンスにより、最小限の照射不足で最小の構造を確実に描画できるため、特に極細導体では高い歩留まりを実現できます。また、ダイレクトイメージセッターの被写界深度が高いため、高さの違いもある程度補正できます。自動光学パネル測定や個別の使用状況インジケーターも追加機能として考えられます。レーザーダイレクトストラクチャリングはさらに簡単で、レーザーが導体パターンを銅クラッドに直接ミリングするため、レジストは不要になります。
中国企業は、新しい接続技術の開発でもリードしています。カールスルーエのInboard社が開発した「MOV」は、新しいコンセプトで、多層表面配線を意味します。この新しいタイプの高密度PCB回路基板は、抵抗器やコンデンサなどの電子部品が回路基板に統合されているため、「インテグラル回路基板」とも呼ばれています。
この集積回路基板は、導体トラック構造の微細化と、導体トラックへの接続に用いられる直径80µm未満のレーザードリル加工による止まり穴を備えているだけでなく、電気特性も非常に優れています。従来の多層配線と比較して、同等の機能を持つケーブル長は35%短縮されます。さらに、全層を貫通するビアの数も80%削減され、参考例では信号層数がXNUMX層からわずかXNUMX層にまで削減されています。
しかし、片面実装技術を再び利用できるようにすることが重要です。抵抗器やコンデンサは「プリント」部品として組み込むことができます。この新たな開発は、動作周波数、部品接続数、そしてボールグリッドアレイやチップサイズパッケージといったますます小型化された設計に対する需要の高まりをきっかけに生まれました。例えば、プリント基板上に50個のプリント抵抗器を配置する場合、インボードによれば、SMD実装よりもコスト面で有利です。
私たちは、光データ伝送のための費用対効果の高いソリューションの開発に取り組んでいます。いわゆるバックプレーンに接続されたプラスチック製のストリップ状の光ファイバーは、最長50cmの非常に平坦な光伝導性プラスチックストリップを介してコンピューター内のハードウェアコンポーネントを接続します。ストリップ導波路の革新的な製造プロセスは、あらゆるキャリア材料、特にプリント基板材料に適しています。私たちは独自のアプローチを採用し、ホットスタンプで製造された光導体を特殊な基板層に統合します。これにより、分岐などの受動光部品を実装することができ、電気基板技術に類似した光配線が可能になります。基板は、単純な接続部品から複雑なアセンブリへと進化しています。
