Moderne elektrische und elektronische Produkte und Komponenten zeichnen sich durch modernste Technologien aus und bieten Nutzern Funktionen und Leistungen, die vor wenigen Jahren noch undenkbar waren. Doch trotz modernster Technik und Fertigung kommt es in der Praxis immer wieder zu Fehlern und Ausfällen an elektrischen und elektronischen Produkten und Komponenten. Daher unser heutiges Thema: die PCB-Fehleranalyse!
Die Gründe hierfür sind vielfältig und reichen von mangelhafter Konstruktion über mangelhafte Materialqualität bis hin zu ungenauen Fertigungsspezifikationen. Leider sind Fehler und Ausfälle bei elektrischen und elektronischen Produkten jedoch oft nicht nur ärgerlich, sondern können auch mit erheblichen Risiken für Mensch und Umwelt einhergehen.
Was ist eine PCB-Fehleranalyse?
Der Begriff PCB-Fehleranalyse steht für eine umfassende Untersuchung der Ursachen, die zum Ausfall eines Produkts oder einer Komponente geführt haben. Mithilfe einer breiten Palette von Techniken und Testmethoden identifizieren und bewerten Testingenieure die spezifischen Ursachen für den Ausfall eines Produkts oder einer Komponente.
Sobald die Ursache ermittelt ist, können Maßnahmen zur Änderung oder Neuentwicklung des Produkts ergriffen werden, um zukünftige Produktfehler zu vermeiden. Einige Methoden der Fehleranalyse können auch in der Prototypenphase eingesetzt werden, um potenzielle Fehler frühzeitig zu erkennen und Schwachstellen vor der Markteinführung eines Produkts zu beheben.
Warum ist die PCB-Fehleranalyse wichtig?
Produktausfälle haben für Hersteller elektrischer und elektronischer Produkte und Komponenten zahlreiche Konsequenzen. Produkte, die nicht wie versprochen funktionieren, können zu enttäuschten Nutzern führen und den Ruf eines Unternehmens als Hersteller hochwertiger Produkte schädigen. Produktausfälle können aber auch zu kostspieligen und zeitaufwändigen Rückrufaktionen und der damit verbundenen negativen Publicity führen.
Produktfehler gefährden im schlimmsten Fall Menschen und Eigentum und führen zu Verletzungen oder sogar zum Tod. Die Fehleranalyse hilft Herstellern, die Qualität und Sicherheit ihrer Produkte zu verbessern und das Risiko zukünftiger Ausfälle ähnlicher Geräte zu verringern.
Was kann die MOKO-Technologie für Ihre Leiterplatte tun?
Für die Fehleranalyse bieten wir Ihnen das gesamte Spektrum an Prüfdienstleistungen für elektrische und elektronische Produkte und Komponenten an. Neben der Fehleranalyse bieten wir auch folgende Prüfdienstleistungen an:
Beschichtungstests/Dünnschichttechnologie
– einschließlich der Bestimmung der chemischen Zusammensetzung, Schichtdicke, Orientierung und Qualität der Beschichtung sowie Haftungstests.
Prüfung von Leiterplatten – zB Bestimmung der Dicke und Homogenität der Galvanisierungsschicht, Delaminationstests und Prüfung der Lötwärmebeständigkeit
Produkttest
– zB Strahlungstests zur Ermittlung des Strukturzustandes oder zur Feststellung innerer Defekte, elektrische Charakterisierung durch Kurvenprüfung, Dye-and-Pry-Test im Ball Grid Array (BGA) und an Anschlüssen sowie Untersuchung der Lötbarkeit.
Zuverlässigkeits- und Betriebssicherheitsprüfungen, darunter Untersuchungen nach Temperaturwechsel- und Schocktests, Feuchtigkeitstests und Salznebeltests.
Oberflächenanalyse
– Röntgen-Photoelektronenspektroskopie (XPS) und Rasterkraftmikroskopie (AFM) und andere Methoden
Thermische Analyse mittels Differenzkalorimetrie (DSC), thermogravimetrischer Analyse (TGA) und thermomechanischer Analyse (TMA) und anderen Methoden.
Chemische Analyse
– einschließlich Massenspektrometrie mit induktiv gekoppeltem Plasma (ICP-MS), Fourier-Transformations-Infrarotspektroskopie (FTIR) und Gaschromatographie mit Massenspektrometrie-Kopplung (GC-MS).
Mechanische Tests, einschließlich Zugversuche, Ermüdungstests und Vibrationstests.
Elektromagnetische Verträglichkeitsprüfungen (EMV)
– hinsichtlich Leitungs- und Strahlungsemission sowie Störfestigkeit.
Risse in der Metallisierung von Leiterplatten
Problem: Elektronikmodul defekt
Lösung: Metallografischer Querschnitt
Ergebnis: Risse in der Via-Metallisierung
Flip-Chip-Kontakte
Beispiel aus dem Projekt HTM
Flip-Chip-Kontakte nach Öltest,
13346, NiAu/SbSn/PdAg,
2000 h bei 200 °C
Ablagerungen auf Leiterplatten
Untersuchung von Lagerstätten
Methoden: FTIR-Ergebnisse:
Carboxylate (Salze von Carbonsäuren,
insbesondere Adipinsäure (Hexansäure) und IC
Untersuchung von Lagerstätten
Methode: REM und EDX
Bondabliftber
Fehleranalyse von mehrlagigen Leiterplatten
Problem: Ein Sensor auf einer Leiterplatte hat durch thermische Belastung keinen elektrischen Kontakt mehr
Lösung: Metallografischer Querschnitt
Ergebnis: Ein Wedge-Bond-Kontakt wurde aufgehoben
Ursache: Durch mechanische Spannungen kam es zu Rissen zwischen Leiterplatte und Gloptop.
Kontamination
Beschreibung:
Verunreinigungen und Korrosion auf der Kupferoberfläche führten zu Problemen beim Verzinnen dieser Lötöse. Zudem sind Fehlstellen (helle Bereiche) auf der Kupferoberfläche sichtbar, an denen das Grundmaterial durchscheint (zu geringe Schichtdicke des Kupfers). Ein nicht akzeptabler Fehler, da es im späteren Lötprozess zu Nichtverlötungen kommen kann.
Ursachen/Behebung:
• Elektrischer Fertigungsdefekt des Herstellers
Der Krater auf einem Bauteil
Goldschicht
Beschreibung:
Fehler im Galvanikprozess. An den markierten Stellen wurde zu wenig Gold galvanisch abgeschieden. Die darunterliegende Schicht (Ni) zeigt erste Korrosionserscheinungen. Im Lötprozess können nicht tolerierbare Fehler, wie Lötfehler, auftreten.
Ursachen/Behebung:
• Galvanisierungsprozess mangelhaft
• Vorbereitung der Leiterplatte (Reinigung, Unterschichten) mangelhaft
Defekte Goldschicht
Knotenbildung
Beschreibung:
Knotenbildung der Ni-Barriereschicht unter der Goldoberfläche. Durch ungünstige Stromverteilung im Galvanikprozess bildeten sich in der mittleren Schicht (siehe unteres Bild, Schnitt) zahlreiche Knötchen, die durch die Goldschicht ragen. In der Übersicht sind diese Knötchen deutlich zu erkennen. Diese Leiterplatte sollte nicht verwendet werden, da mit Löt- bzw. Kontaktproblemen zu rechnen ist.
Ursachen/Behebung:
Galvanikprozess mangelhafte mittlere Ni-Schicht durchbricht die obere Goldschicht
Knotenbildung
Unterbrechung
Beschreibung:
Unterbrechung einer Leiterbahn. Aufgrund von Fehlern im galvanischen Prozess bei der Herstellung der Leiterplatte (subtraktives Verfahren) wurde ein Teil der Leiterbahn weggeätzt. Dieser Fehler deutet auf Mängel im Fotolack hin. Es handelt sich um einen Fertigungsfehler.
Galvanikfehler bei der Herstellung der Leiterplatte
Fehler im Fotolack des Herstellers/Prozessfehler
Teilweise Unterbrechung
Beschreibung:
Gleicher Anschluss wie oben dargestellt, jedoch ist die Leiterbahn nicht vollständig getrennt. Obwohl die elektrische Funktion gegeben ist, kann es später unter elektrischer Belastung zu Funktionsproblemen auf der Leiterplatte kommen.
Galvanische Defekte in PCB-Produktion
Fehler im Fotolack des Herstellers/Prozessfehler
Teilweise Unterbrechung einer Leiterbahn
Einschluss von Fremdpartikeln
Beschreibung:
Einschluss eines Fremdpartikels in den Leiterbahnen. Dabei handelt es sich vermutlich um Glasfaser des Grundmaterials. Da dieser Einschluss die Leiterbahndicke reduziert, ist dieser Fehler nicht akzeptabel.
Ursachen/Behebung:
Fehler bei der Herstellung von PCB
Unebene Lackoberfläche
Ursachen/Behebung:
• Abdeckmaske ungeeignet
• Verschmutzung der Oberflächen der Leiterplatte
• Wärmebelastung des Lackes mangelhaft
Ursachen/Behebung:
• Fehler im Beschichtungsprozess der Farbe
• Ablösen des Lackes mangelhaft
Beschreibung:
Der Versatz der Beschichtung gegenüber ihrer Idealposition. Dieser häufigste Fehler hat einen sehr großen Einfluss auf die spätere Lötqualität, da (wie im Bild gezeigt) die benetzbaren Oberflächen deutlich reduziert oder ganz verdeckt werden können. Ein nicht tolerierbarer Fehler.
Der Versatz der Deckschicht
Beschreibung:
Der Versatz der Beschichtung im Vergleich zu ihrer Idealposition.
Ursachen/Behebung:
Fehler im Beschichtungsprozess der Farbe
Ablösen des Lackes mangelhaft
Fehler Layoutbedingt (Belichtung)
Inklusion
Beschreibung:
Einschluss undefinierter Partikel unter dem Lack. Durch diesen Fehler werden Kurzschlüsse (elektrisch leitende Einschlüsse) verursacht.
Ursachen/Behebung:
Herstellungsfehler des Herstellers
Verunreinigungen des unbeschichteten Grundmaterials
Schäden
Beschreibung:
Teilweise Fehlstellen in der Beschichtung, unregelmäßige Schichtdicke der Beschichtung. Dieser Fehler kann nur bei Gussprozessen auftreten. Aufgrund der ungleichmäßigen Verteilung des Lacks auf der Leiterplatte kam es auch zu Fehlstellen (völliges Fehlen des Lacks). Freiliegende Leiterzüge können Korrosion verursachen, die das elektrische Verhalten der Baugruppe beeinträchtigen kann.
Ursachen/Behebung:
Lackierprozess mangelhaft
Der verwendete Decklack ist nicht geeignet
Die Oberfläche des Grundmaterials ist nicht eben, die Farbe verteilt sich schlecht
Defekte in der Beschichtung
Beschreibung:
Fehlfunktion des Lacks direkt auf einer Leiterbahn. Beim Lötprozess besteht die Gefahr der Brückenbildung zwischen Lötauge und benetzbarer Leiterbahnoberfläche. Dieses Phänomen ist meist auf Verunreinigungen der darunterliegenden Leiterplattenbereiche zurückzuführen. Nacharbeit ist erforderlich.
Ursachen/Behebung:
Verunreinigungen (Fette) der PCB
Fehler im Lackierprozess, die zu Teilfehlern führen
mechanische Einwirkungen auf den Lack (Lackablösung)
Risse
Beschreibung:
Risse (Mikrorisse) auf der Oberfläche der Lötstoppmaske. Fehler bei der Verarbeitung der Abdeckmaske (Spannungen, Aufwölbungen des Grundmaterials) führen zu Rissen in der Lackoberfläche. Das Hauptproblem ist das anschließende Eindringen von Feuchtigkeit durch Korrosion an den Leiteroberflächen. Korrosion ist besonders problematisch bei stromdurchflossenen Leitern, da elektrische Wanderungen den Isolationswiderstand stark beeinträchtigen.
Ursachen/Behebung:
Lötstoppabdeckung mangelhaft
mechanische Belastungen führen zu Rissen im Lack
Die Farbe konnte nicht verarbeitet werden
Risse im Lack
Beschreibung:
Dieselbe Verbindung wie oben, jedoch wurden die Risse hier mechanisch induziert, z.B. durch Transporteinflüsse.
Ursachen/Behebung:
Unsachgemäßer Umgang mit der Leiterplatte/Baugruppe
Decklack nicht beständig gegen mechanische Belastungen
Ablösungen, Falten
Beschreibung:
Ablösungen, Faltenbildung um zwei lotgefüllte Durchkontaktierungen. Die thermische Belastung beim Lötprozess, gepaart mit einer schlechten Layoutgestaltung (der Lack liegt zu nah an der Durchkontaktierung), führte zu den gezeigten Lackablösungen.
